PAT-NO:

JP409218888A

DOCUMENT-IDENTIFIER:

JP 09218888 A

TITLE:

HOLD TIME ERROR ELIMINATING SYSTEM

PUBN-DATE:

August 19, 1997

INVENTOR - INFORMATION:

NAME

TAWADA, SHIGEYOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP08048017

APPL-DATE: February 9, 1996

INT-CL (IPC): G06F017/50, H01L021/82

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain an arrangement wiring result from

error is eliminated by detecting the hold time error of a path, selecting a

delay gate capable of evading the hold time error in a range in which a maximum

delay time error is not generated for the net on a path in which the

occurs and inserting the delay gate.

SOLUTION: By using a path delay analysis means 104, a hold time error

detection means 106 detects a path in which a hold time error occurs

calculating the delay time of the path between each flip flop, adding the clock

skew determined by a clock skew calculation means 105 and comparing the clock

skew with the minimum delay time constraint of path delay constraint information 114. A delay gate insertion means 107 inserts the delay gate

necessary for eliminating the hold time error by referring to delay information

113 and updates logical connection information 111. As a result, a rewiring is

performed by the arrangement of this delay gate.

COPYRIGHT: (C)1997, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-218888

(43)公開日 平成9年(1997)8月19日

(51) Int.CL.8	識別記号	庁内整理番号	ΡΙ		技術表示箇所
G06F 17/50			G06F 15/60	656D	
H01L 21/82				658K	
			H01L 21/82	С	


		審査請求 有 請求項の数4 FD (全 11 頁)
(21)出職番号	特膜平8 -48017	(71)出版人 000004237 日本電気株式会社
(22) 出顧日	平成8年(1996)2月9日	東京都港区芝五丁目7番1号 (72)発明者 多和田 茂芳 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 弁理士 加藤 朝道

(54) 【発明の名称】 ホールドタイムエラー除去方式

(57)【要約】

【課題】ホールドタイムエラーを自動で除去し設計工数 の削減と高集積化を計る。

【解決手段】クロックスキュウ算出手段により求められたクロックスキュウを考慮して、パス遅延解析手段が配置配線結果に基づくパス遅延解析を行い、パスのホールドタイムエラーをホールドタイムエラー検出手段が検出し、ディレイゲート挿入手段がエラーを起こしているパス上のネットに対して最大遅延時間エラーを起こさない範囲でホールドタイムエラーを回避可能なディレイゲートを選択し挿入して、ディレイゲート配置手段がそのディレイゲートをホールドタイムエラー回避可能な位置に配置し、インクリメンタル配線手段がディレイゲートの配置によって変更の必要が生じるネットについて再配線を行う事により、必要最小限のディレイゲートの追加でホールドタイムエラーを除去した配置配線結果を自動で得る。



【特許請求の範囲】

【請求項1】LSI、PWB等のレイアウト設計におい

回路を構成するブロック間の論理接続情報、ブロックの 配置結果やブロック間接続の配線結果の物理情報、遅延 解析に必要なブロック内部遅延や配線遅延計算用パラメ ータ等の遅延情報を入力する論理/ライブラリ入力手段 と、

回路の目標性能を規定するパスの、最小遅延時間制限、 するパス遅延制約入力手段と、

パスの遅延解析を行うパス遅延解析手段と、

クロックネットを構成するパスを抽出し前記パス遅延解 析手段を用いてクロックスキュウを求めるクロックスキ ュウ算出手段と、

前記パス遅延解析手段を用いて、前記クロックスキュウ 算出手段により求められたクロックスキュウを考慮した パス遅延解析を行いホールドタイムエラー (すなわち最 小遅延時間エラー)を起こしているパスを検出するホー ルドタイムエラー検出手段と、

前記ホールドタイムエラー検出手段により検出されたホ ールドタイムエラーを起こしているパス上のネットに対 して、最大遅延時間エラーを起こさない範囲でホールド タイムエラーを除去可能なディレイゲートを選択し挿入 するディレイゲート挿入手段と、

前記ディレイゲート挿入手段により挿入されたディレイ ゲートをホールドタイムエラー回避可能な位置に配置す るディレイゲート配置手段と、

挿入されたディレイゲートの配置によって変更の必要が 生じるネットについて再配線を行うインクリメンタル配 30 線手段と、

配置配線結果を出力する出力手段と、

前記各手段を制御する制御手段と、

を有することを特徴とするホールドタイムエラー除去方 式。

【請求項2】前記論理/ライブラリ入力手段が、ブロッ ク間接続の配線結果を入力しない場合において、

配置結果から各ネットの仮想配線を見積る仮想配線見積 り手段と、

前記仮想配線を用いてパスの遅延解析を行うパス遅延解 40 析手段と、を有し、

インクリメンタル配線手段を用いないで配置結果のみを 出力することを特徴とする請求項1記載のホールドタイ ムエラー除去方式。

【請求項3】LSI、PWB等のレイアウトの設計方式 において、論理回路の配置及び配線結果から抽出された クロック分配系回路のフリップフロップ間におけるクロ ックパスの遅延解析から求めたクロックスキュウと、該 フリップフロップ間のデータパスの遅延時間と、から、 予め定めた最小遅延時間違反(「ホールドタイムエラ

ー」という) であるか否かを判定し、

ホールドタイムエラーが検出されたパスについて予め登 録されている複数の遅延ゲートの中から該ホールドタイ ムエラーを解消すると共に予め定めた最大遅延時間制約 を満たすような遅延ゲートを選択して対応する論理接続 上のネットに挿入し、

2

この論理接続情報の更新に伴い更新される配線及び配置 結果に対して、該遅延ゲートを該ホールドタイムエラー を回避可能な位置に自動配置し、インクリメンタル配線 及び最大遅延時間制限からなる、遅延時間制限値を入力 10 手段により該遅延ゲートの配置によって変更の必要が生 じるネットについて再配線を行うことにより、ホールド タイムエラーが除去された配置及び配線結果を自動で出 力することを特徴とするホールドタイムエラー除去方 法。

> 【讃求項4】LSI、PWB等のレイアウトの設計方式 において、論理回路の配置結果から仮想配線に基づきク ロック分配系回路のフリップフロップ間におけるクロッ クパスの遅延解析から求めたクロックスキュウと、該フ リップフロップ間のデータパスの遅延時間と、から、予 20 め定めた最小遅延時間違反(「ホールドタイムエラー」 という)であるか否かを判定し、

ホールドタイムエラーが検出されたパスについて予め登 録された複数の遅延ゲートの中から該ホールドタイムエ ラーを解消すると共に予め定めた最大遅延時間制約を満 たすように遅延ゲートを選択して対応する論理接続上の ネットに挿入すると共に、該遅延ゲートを該ホールドタ イムエラーを回避可能な位置に自動配置することを特徴 とするホールドタイムエラー除去方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、LSI(集積回 路)、PWB(プリント配線板)等のレイアウト設計に おけるホールドタイムエラー除去方式に関し、特に論理 回路のホールドタイムエラーを除去するレイアウト設計 方式に関する。

[0002]

【従来の技術】従来技術のレイアウト方式においては、 論理接続情報に基づいて総配線長の短縮、 及び配線性の 向上を目的とする自動配置配線処理を行うことが一般的 とされており、配置配線後の遅延解析でパスのホールド タイムエラーが発生した場合には、人手で配置配線修正 を行ったり、論理を修正し再度レイアウトする等してこ のホールドタイムエラーを除去していた。あるいは、ホ ールドタイムエラーを起こさないように、論理設計段階 で予めディレイゲート (遅延ゲート)を挿入しておく等 で対処していた。なお、従来のレイアウト方式について は、刊行物(樹下行三(編者)、情報処理学会発行、

「論理装置のCAD」、昭和56年3月20日発行、第 30~62頁) 等が参照される。

50 [0003]

【発明が解決しようとする課題】上述した従来のレイア ウト方式における第1の問題点は、論理接続情報のみに 基づいて、総配線長の短縮、及び配線性の向上を目的と して、自動配置配線処理が行われていることである。

【0004】このように、論理接続情報のみに基づいて 自動配置配線処理を行う場合、配置配線後の遅延解析に より、スキュウが大きいパスや遅延時間が小さいパスに ついて、ホールドタイムエラーを発生することがある。 なお、最小遅延時間エラー等の遅延解析に関する従来技 術としては、特開平5-6405号公報には、データパ 10 スの最小遅延時間が制限値を下回るエラーパスに対して エラーパスの最大遅延時間が制限値以下を保ちつつ、エ ラーパスの最小遅延時間が制限値以上となる修正手段を 提供することを目的として、ディレイバッファの挿入に よる最大遅延時間の増加を考慮しつつ最小遅延時間を保 証するためにエラーパスに挿入するディレイバッファの 種類及び数の最適な組み合わせを求めることにより、最 小遅延時間エラーを保証し無駄なディレイバッファ挿入 に起因する新たな問題(例えば最大遅延時間エラーの発 生)を防ぐようにした遅延解析装置の構成が提案されて いる。同様な従来技術として、特開平4-309179 号公報には、最小遅延時間エラーの自動修正システムを 提供することを目的として、エラーパスの個々に対して 最小遅延時間を保証するために、最小遅延時間が制限値 を下回ると判断されたエラーパスについて制限値との差 分に基づき、最小遅延時間を保証するため、エラーパス に挿入するディレイバッファの種類及び数を選択するよ うにしたシステムが提案されている。

【0005】また、上記した従来の方式においては、発 生したホールドタイムエラーを、配置配線結果の人手修 30 正によって回避したり、あるいは論理設計を修正して再 度配置配線し直したりすることが必要とされるため、修 正作業や再度の配置配線に多大な工数を必要とするとい う問題を有している。

【0006】さらに、論理設計段階で、予めディレイゲ ートを挿入しておくようにした場合、論理接続情報のみ から配線長を見積り、ホールドタイムエラーを起こす可 能性のあるパスにディレイゲートを挿入することになる ので、必要以上にディレイゲートが挿入され、レイアウ トの収容性が悪化するという問題点を有している。

【0007】従って、本発明は、上記従来技術の問題点 に鑑みて為されたものであって、その目的は、配置配線 後の遅延解析によりスキュウが大きいパスや遅延時間が 小さいパスについて発生するホールドタイムエラーを自 動で除去することにより、ホールドタイムエラーの人手 による修正工数や、論理修正しての再レイアウトする作 業工数を不要とする方式を提供することにある。

【0008】また、本発明は、論理設計段階でホールド タイムエラーを除去するために、パスに必要以上のディ 性が悪化することを回避した方式を提供することを目的

[0009]

【課題を解決するための手段】前記目的を達成するた め、本発明に係るホールドタイムエラー除去方式は、L SI、PWB等のレイアウト設計において、回路を構成 するブロック間の論理接続情報、ブロックの配置結果や ブロック間接続の配線結果の物理情報、遅延解析に必要 なブロック内部遅延や配線遅延計算用パラメータ等の遅 延情報を入力する論理/ライブラリ入力手段と、回路の 目標性能を規定するパスの、(最小遅延時間制限、最大 遅延時間制限)からなる、遅延時間制限値を入力するパ ス遅延制約入力手段と、パスの遅延解析を行うパス遅延 解析手段と、クロックネットを構成するパスを抽出し前 記パス遅延解析手段を用いてクロックスキュウを求める クロックスキュウ算出手段と、前記パス遅延解析手段を 用いて、前記クロックスキュウ算出手段により求められ たクロックスキュウを考慮したパス遅延解析を行いホー ルドタイムエラー (最小遅延時間エラー) を起こしてい るパスを検出するホールドタイムエラー検出手段と、前 記ホールドタイムエラー検出手段により検出されたホー ルドタイムエラーを起こしているパストのネットに対し て、最大遅延時間エラーを起こさない範囲でホールドタ イムエラーを除去可能なディレイゲートを選択し挿入す るディレイゲート挿入手段と、前記ディレイゲート挿入 手段により挿入されたディレイゲートをホールドタイム エラー回避可能な位置に配置するディレイゲート配置手 段と、挿入されたディレイゲートの配置によって変更の 必要が生じるネットについて再配線を行うインクリメン タル配線手段と、配置配線結果を出力する出力手段と、 前記各手段を制御する制御手段と、を有している。

【0010】また、本発明は、請求項1記載の発明にお ける論理/ライブラリ入力手段が、ブロック間接続の配 線結果を入力しない場合に、配置結果から各ネットの仮 想配線を見積る仮想配線見積り手段と、前記仮想配線を 用いてパスの遅延解析を行うパス遅延解析手段を有し、 インクリメンタル配線手段を用いないで配置結果のみを 出力するような構成としてもよい。

[0011]

40

【作用】本発明によれば、クロックスキュウ算出手段に より求められたクロックスキュウを考慮して、パス遅延 解析手段が配置配線結果に基づくパス遅延解析を行い、 ホールドタイムエラー検出手段がパスのホールドタイム エラー (最小遅延時間エラー) を検出し、 ディレイゲー ト挿入手段がエラーを起こしているパス上のネットに対 して最大遅延時間エラーを起こさない範囲でホールドタ イムエラーを回避可能なディレイゲートを選択して挿入 して、ディレイゲート配置手段が、選択されたディレイ ゲートをホールドタイムエラーを回避可能な位置に配置 レイゲートを予め挿入しておくことでレイアウトの収容 50 し、インクリメンタル配線手段(変更点及び該変更点に

より可及的に変更が生じる部位を配線する)がこのディレイゲートの配置によって変更の必要が生じるネットについて再配線を行うことにより、ホールドタイムエラーを除去した配置配線結果を自動で得ることができる。

【0012】そして、本発明によれば、実際の配置配線 結果を基に、ディレイゲート挿入手段が、必要な分だけ のディレイゲートを挿入することから、配線収容性の悪 化も最小限に抑えられる。

【0013】さらに、本発明によれば、ディレイゲート 配置手段とインクリメンタル配線手段によって、初期レ 10 イアウト結果に対するインクリメンタルな配置配線修正 を行うため、エラー除去に要する時間も短く、新たなホ ールドタイムエラーも発生しない。

[0014]

【発明の実施の形態】図1に、本発明のホールドタイム エラー除去方式の一実施形態の構成をブロック図にて示 す。図1を参照して、本実施形態は、回路を構成するブ ロック間の論理接続情報111、ブロックの配置結果や ブロック間接続の配線結果の物理情報112、遅延解析 に必要なブロック内部遅延や配線遅延計算用パラメータ 等の遅延情報113を入力する論理/ライブラリ入力手 段102と、回路の目標性能を規定するパスの遅延時間 制約情報(最小遅延時間制限、最大遅延時間制限)11 3を入力するパス遅延制約入力手段103と、パスの遅 延解析を行うパス遅延解析手段104と、クロックネッ トを構成するパスを抽出しパス遅延解析手段104を用 いてクロックスキュウを求めるクロックスキュウ算出手 段105と、パス遅延解析手段104を用いて、クロッ クスキュウ算出手段105により求められたクロックス キュウを考慮したパス遅延解析を行いホールドタイムエ ラー (最小遅延時間制約違反)を起こしているパスを検 出するホールドタイムエラー検出手段106と、ホール ドタイムエラー検出手段106により検出されたホール ドタイムエラーを起こしているパス上のネットに対し て、最大遅延時間エラーを起こさない範囲でホールドタ イムエラーを除去可能なディレイゲートを選択し挿入す るディレイゲート挿入手段107と、ディレイゲート挿 入手段107により挿入されたディレイゲートをホール ドタイムエラー回避可能な位置に配置するディレイゲー ト配置手段108と、挿入されたディレイゲートの配置 40 によって変更の必要が生じるネットについて再配線を行 うインクリメンタル配線手段109と、配置配線結果情 報115を出力する出力手段110と、これらの各手段 を制御する制御手段101と、を備えている。

【0015】図2に示すような、クロックドライバ20 1、クロックバッファ202~205、フリップフロップ(FF)206、207、ゲート208、及びこれらのブロック間を接続するネット209~218から成る 論理接続関係の一部分を例に説明する。図2に示す例は、論理の一部を表しているが、配置複処理は全体につ いて行われるものとする。図2に示す論理接続の例では、フリップフロップ間のパスとしてパス312が存在している。

6

【0016】ここで、全てのフリップフロップ間パスの 最大遅延時間制限が「20T」(「T」は時間の単位)、最小遅延時間制限が「5T」である場合を例として、レイアウト処理を行うものとする。

【0017】従来のレイアウト方式を用いた場合、論理接続情報に基づいて、総配線長の短縮、配線性の向上を目的とする自動配置配線処理を行った結果、例として、図3に示すような配置配線結果が得られたとする。ここで、従来の方式では、遅延時間制限を特に考慮していないので、配置配線後に遅延解析を行った結果から、フリップフロップ(FF)206-フリップフロップ(FF)207間のパス312が遅延時間は「5T」、またクロックスキュウは「-1T」になっているとすると、次式(1)から、最小遅延時間制約に違反する(ホールドタイムの規定を満たさない)。

[0018]

20 $5T + (-1T) = 4T < 5T \cdots (1)$

【0019】本発明の一実施形態に係るホールドタイム エラー除去方式では、図1に示した制御手段101の制 御のもとに、以下の各手段が実行される。

【0020】まず、論理/ライブラリ入力手段102が、ブロック間の論理接続情報111、ブロックの配置結果やブロック間接続の配線結果等の物理情報112及び配置配線結果情報115、遅延解析に必要なブロック内部遅延や配線遅延計算用パラメータ等の遅延情報113を入力する。入力された各情報は、後に説明するように、各手段によって参照/更新される。

【0021】配置配線結果情報115としては、例えば 図3に示す配置配線結果が入力される。その後、パス遅 延制約入力手段103は、パスの最大遅延時間制約とし て、この例では「20T」、最小遅延時間制約として 「5T」を、それぞれパス遅延制約情報114として入 力する。

【0022】次に、パス遅延解析手段104を用いてクロックスキュウ算出手段105が、パス接続のある全てのフリップフロップ間のクロックスキュウを算出する。【0023】図3に示す例では、クロックドライバ201の出力ピンP1からクロックバッファ202、204を経由してフリップフロップ206のクロック入力ピンP10に至るパスの遅延時間と、クロックドライバ201の出力ピンP1からクロックバッファ203、205を経由してフリップフロップ207のクロック入力ピンP16に至るパスの遅延時間を求め、その時間差である「-1T」をクロックスキュウとして算出する。

のブロック間を接続するネット209〜218から成る 【0024】次に、パス遅延解析手段104を用いてホ 論理接続関係の一部分を例に説明する。図2に示す例 ールドタイムエラー検出手段106が、各フリップフロ は、論理の一部を表しているが、配置線処理は全体につ 50 ップ間パスの遅延時間を算出し、クロックスキュウ算出

手段105で求められたクロックスキュウを加算して、 パス遅延制約情報114の最小遅延時間制約と比較する ことにより、ホールドタイムエラー (最小遅延時間制約 違反)を起こしているパスを検出する。

【0025】図3に示す例では、従来方式の結果とし て、前述したように、パス312がフリップフロップ2 06-フリップフロップ207間が「5T」、クロック スキュウ「-1T」で、

5T + (-1T) = 4T < 5T

出される。

【0026】ディレイゲート挿入手段107が、ホール ドタイムエラーを除去するために必要なディレイゲート を、遅延情報113を参照して選択し挿入して、論理接 続情報111を更新する。

【0027】遅延情報113に登録されているディレイ ゲートが、例えば図4に示すように、複数存在するもの として、パス312に挿入するディレイゲートとして、 最大遅延時間制限20Tを越えない範囲で且つ最小遅延 時間制限「5T」を満足できるようなディレイゲート4 02が選択され挿入される。ディレイゲート402の回 路遅延時間は「2丁」であるため、挿入後のパス312 の遅延時間は、次式(2)から、「6T」となり、ホー ルドタイムエラーが除去できるものと予想される。 [0028]

5T < 5T+2T+(-1T)=6T < 20T...(2)

【0029】なお、実際の遅延時間は単純に加算できる ものではなく、更に配置配線後でないと正確に求めるこ とは難しいため、ある程度余裕をもってディレイゲート 30 選択は行われることになる。

【0030】ここでの予測が失敗しディレイゲート選択 が失敗していることが、以降の処理で検出された場合に は、再度選択をしなおすことになる。

【0031】この例では、ディレイゲート挿入手段10 7により、図5に示すように、論理接続情報111が更 新される。

【0032】挿入されたディレイゲート (ここで「ディ レイゲート」は機能名) 402は、「ゲート503」と いう名称 (ブロック名) になり、図2のネット217に 40 挿入され、ネット217はゲート503をはさんで分割 され、新たにネット501、502が生成される。 すな わち、図5に論理接続情報として示すように、フリップ フロップ206、207のデータパス間においてゲート 208の後段に遅延時間が「2T」のディレイゲート5 03が挿入される。

【0033】論理接続情報の更新にともなって、配置配 線結果から、図3のネット217の配線結果310は削 除され、図6に示すようなものとなる。

【0034】次に、ディレイゲート配置手段108は、

ディレイゲートとして挿入されたゲート503を、図7 に示すように、ホールドタイムエラーが除去できると予 想される位置に配置する。

R

【0035】この例では、除去した配線結果310の経 路上に配置しているが、挿入されたディレイゲートの回 路遅延時間が小さい場合には、配線を迂回させるような 位置に配置して遅延を発生することもある。

【0036】また、図7に示した配置例では、ゲート5 03の配置位置に他のネットの配線は存在しないが、多 となり、ホールドタイムエラーを起こしていることが検 10 のネットの配線等が存在する場合には配線ショートや配 線禁止違反を起こすような配線を削除する。

> 【0037】その後、インクリメンタル配線手段109 が、未配線状態となっているネットとして、この場合、 ネット501と502の配線を行い、図8に示すよう な、ホールドタイムエラーが除去された配線結果80 1、802が得られる。

【0038】図9に、本発明のホールドタイムエラー除 去方式の別の実施形態の構成をブロック図にて示す。図 1に示した前記実施形態との相違点は、仮想配線見積り 20 手段904が追加され、インクリメンタル配線手段10 9に相当する手段が除去され、配置配線結果情報115 が、配置結果情報915に置き代えられていることであ

【0039】前記実施形態では、実際の配線結果を用い てパス遅延解析手段104が遅延解析を行い、最終的に インクリメンタル配線手段109により配線まで行って 配置配線結果を出力している。

【0040】これに対して、本実施形態の方式では、配 置のみ実行された結果を用いて、図9に示す仮想配線見 | 積り手段904が、仮想配線を見積もり、これを用いて パス遅延解析手段905が遅延解析を行い、クロックス キュウ算出、ディレイゲートの挿入を行い、その後ディ レイゲートを配置する。特に、詳細設計に入る前の設計 の初期段階で用いるような方式である。

[0041]

【発明の効果】以上説明したように、本発明によれば、 ホールドタイムエラーを除去した配置配線結果を自動で 得ることができるという効果を有する。

【0042】これは、本発明が、クロックスキュウ算出 手段により求められたクロックスキュウを考慮して、パ ス遅延解析手段が配置配線結果に基づくパス遅延解析を 行い、ホールドタイムエラー検出手段がパスのホールド タイムエラー (最小遅延時間エラー)を検出し、ディレ イゲート挿入手段がエラーを起こしているパス上のネッ トに対して最大遅延時間エラーを起こさない範囲でホー ルドタイムエラーを回避可能なディレイゲートを選択し 挿入し、ディレイゲート配置手段がそのディレイゲート をホールドタイムエラー回避可能な位置に配置し、イン クリメンタル配線手段がディレイゲートの配置によって 50 変更の必要が生じるネットについて再配線を行う、こと

による。

【0043】また、本発明によれば、ホールドタイムエ ラーを改善するために挿入するディレイゲートの追加に よる配線収容性の悪化は最小限に抑えることができると いう効果を有する。これは、ホールドタイムエラーを除 去するために必要なディレイゲートのみ挿入するためで ある。

【0044】さらに、本発明によれば、ホールドタイム エラーの除去に要する時間も短く、新たなホールドタイ ムエラーも発生しないという効果を有する。これは、初 10 103 パス遅延制約入力手段、 期レイアウト結果に対するインクリメンタルな配置配線 処理を行うためである。

【図面の簡単な説明】

【図1】本発明の一実施形態の構成を示すブロック図で

【図2】本発明の一実施形態を説明するための論理接続 情報の例である。

【図3】図2の論理接続情報について従来技術による配 置配線結果の一例を示す図である。

【図4】本発明の一実施形態を説明するための図であ り、ディレイゲート挿入手段が選択し挿入するディレイ ゲートの一例を示す図ある。

【図5】本発明の一実施形態を説明するための図であ り、図2の論理接続情報に対して、本発明の一実施形態 におけるディレイゲート挿入手段によりディレイゲート が挿入された結果の論理接続情報の例を示す図である。 【図6】本発明の一実施形態を説明するための図であ

り、本発明の一実施形態におけるディレイゲート挿入手 段が削除した配線結果の例を示す図である。

【図7】本発明の一実施形態を説明するための図であ り、本発明の一実施形態におけるディレイゲート配置手 段がディレイゲートを配置した配置結果の例を示す図で ある。

【図8】本発明の一実施形態を説明するための図であ り、本発明の一実施形態におけるインクリメンタル配線 手段による配線結果の例を示す図である。


10

【図9】 本発明の別の実施形態の構成を示すブロック図 である。


【符号の説明】

- 101 制御手段
- 102 論理/ライブラリ入力手段
- - 104 パス遅延解析手段
 - 105 クロックスキュウ算出手段
 - 106 ホールドタイムエラー検出手段
 - 107 ディレイゲート挿入手段
 - 108 ディレイゲート配置手段
 - 109 インクリメンタル配線手段
 - 110 配置配線結果出力手段
 - 112 物理情報
 - 113 遅延情報
- 20 114 パス遅延制約情報
 - 115 配置配線結果情報
 - 201 クロックドライバ
 - 202~205 クロックバッファ
 - 206、207 フリップフロップ
 - 208 ゲート
 - 211~217 ネット
 - 301~306、308~311 配線結果
 - 312 パス
 - 401~404 ディレイゲート
- 30 503 ゲート
 - 801、802 配線結果
 - 904 仮想配線見積もり手段

【図1】




【図2】





【図3】

【図4】




【図5】





【図8】



【図9】

